[에러 제어] 블록 합 검사

이차원 패리티 검사 : 가로와 세로로 두 번 관찰

검사의 복잡도를 증가

- 다중 비트 오류와 집단 오류를 검출할 가능성을 높임-> 패리티 검사보다 높은 에러 검출 성능 

 

동작과정

- 각 데이터 비트들을 배열에 넣고 마지막 열과 행을 비워둔 채로  패리티 비트 생산. 비워놓은 배열의 열과 행에 ㄱ ㅖ산된 결과를 넣는 방식이다.

 

1. 전송하고자 하는 데이터들을 일정 크기의 블록으로 묶는다.

2. 블록을 배열로 봤을 때 각 행의 패리티 수행 겱하 마지막 열에 붙인다.

3. 모든 행에 대해 패리티가 추가되면, 열을 중심으로 첫번째 열부터 마지막에 각 행이 패리티 비트 열까지 다시 패리티 수행하여 마지막 행에 추가한다.

4. 송신측은 재구성된 블록을 행단위로 전송한다.

5. 수신측은 블록을 구성하고, 블럭합을 검사함으로써 에러 검출한다.

6. 검사가 완료되면 수신측은 패리티 비트 제거 후, 순수 데이터를 얻는다.

 

0101010 1010011 0010101 0100101

 

01111

11000

00110

10001

10010

01001

10111

[짝수 패리티 비트]

 

비트들을 눕혀서 행, 열 따로 패리티 비트 더함

 

단점

- 하나의 데이터 단위내에서 두 비트가 손상되고, 다른 데이터 단위 내에서 정확히 같은 위치의 두 비트가  손상되면 블록 합 검사는 에러 검출 불가

 

01111

11000

00110

11000

00101

10010

01001

10111