[에러 제어] 패리티 검사

한 블록의 데이터 끝에 한 비트 추가

가장 간단한 방법으로 구현이 간단하여 널리 사용됨. 단 하나의 비트라는 적은 부담으로 에러 검출할 수 있는 장점

 

종류 

- 짝수 패리티 : 1의 전체 개수가 짝수개

- 홀수 패리티 : 1의 전체 개수가 홀수개

---

동작과정

1. 송신측은 7비트 길이 아스키 문자에 패리티 비트를 추가하여 8비트를 전송한다.

2. 이 때 추가하는 비트값은 문자 전체에서 1의 개수가 짝수(짝수패리티) 또는  홀수(홀수패리티)가 되도록 선택한다.

3. 수신측은 수신한 데이터 비트 내 1의 개수가 짝수(짝수패리티) 또는 홀수(홀수패리티)인지 확인한다.

4. 수신측은 위 과정이 맞지 않는 경우 재전송 요청한다.

 

동작예

- 전송하고자 하는 데이터 : 1101001 -> (전송방향)

- 홀수 패리티 사용

- 1이 짝수개니까 홀수로 하기 위해 패리티 비트 1 추가 전송

- 패리티 비트 추가한 최종 전송 데이터 : 11101001 -> (전송방향)

- 만약 수신측에서 받은 데이터 : 11001001 (수신된 에러 데이터)

- 1의 개수가 짝수임을 감지하고 에러 발생했음을 감지한다.

 

단점

- 간단한 이점이 있으나, 짝수개 오류 발생시 검출 불가

예) 11011001 : (수신된 에러 데이터) : 짝수개의 비트 에러 발생

한 비트 이상의 에러가 발생한다면 정확한 에러 검출 수행 불가